Circuitos Contadores con Flip-Flops

LABORATORIO 6

CIRCUITOS CONTADORES CON FLIP-FLOPS

1. OBJETIVOS

• Implementación de circuitos monoestables.
• Implementación de circuitos contadores con Flip Flops JK.
• Utilizar un simulador para comprobar el comportamiento de los mismos.

2. MARCO TEÓRICO

Los circuitos secuenciales se pueden dividir en síncronos y asíncronos.

   1. Síncronos: las entradas, salidas y los estados internos se muestrean en instantes

       de tiempo definidos que son controlados por una señal de reloj.

   2. Asíncronos: los circuitos responden a cambios en las entradas que se pueden

       producir en cualquier momento.

2.1. LATCH

El latch es un tipo de dispositivo de almacenamiento temporal de dos estados (biestable).

A. Latch R-S con puertas NOR

El latch R-S (Reset-Set) con entrada activa a nivel alto es un tipo de dispositivo lógico biestable con dos salidas Q Q' (una la complementaria de la otra), compuesto de dos puertas NOR acopladas. Se puede observar que la salida de cada puerta NOR se conecta a la entrada de la puerta opuesta. 

El funcionamiento del latch R-S con entrada activa a nivel alto se deriva del comportamiento de la puerta NOR. Si una de las entradas de una puerta NOR (de dos entradas) se mantiene a ‘0’ la salida será la inversa de la otra entrada. En consecuencia si en el latch R y S son ‘0’, la salida del circuito se mantendrá en el estado en el que estuviera. Si la entrada R del latch se pone a ‘1’ mientras que la entrada S permanece a ‘0’, la salida Q se pondrá a ‘0’ sin importar su estado previo (en una puerta NOR en cuanto hay una entrada a ‘1’ la salida es ‘0‘) y a su vez la salida negada, Q' se pondrá a ‘1‘, el latch pasará al estado de Reset. Si ahora R vuelve a ‘0’ el circuito entrará de nuevo en su modo de memoria. De manera similar si S se lleva a ‘1’ mientras R permanece a ‘0’, entonces la salida negada Q' se pondrá a ‘0’, con lo que la salida Q se colocará a ‘1’. 

En resumen el funcionamiento del latch es el siguiente: 

• La entrada R activa (‘1’) realiza un RESET del latch (pone la salida a ‘0’). 
• La entrada S activa (‘1’) realiza un SET del latch (pone la salida a ‘1’ ). 
• Si las entradas están desactivadas (R=0 y S=0) la salida del latch no cambia (Qn=Qn-1). 
• Si se activan las dos entradas (R=1 y S=1) el circuito no funciona correctamente (Q=0 y Q' =0).

B. Latch R-S con puertas NAND

El latch R-S (Reset-Set) con entrada activa a nivel bajo es un tipo de dispositivo lógico biestable compuesto de dos puertas NAND acopladas.

 Al comparar el funcionamiento de una puerta NAND con otra NOR podemos ver que si bien una puerta NOR se asemeja a un inversor cuando una de sus entradas está conectada a ‘0’, la puerta NAND se asemeja a un inversor cuando una de sus entradas está conectada a ‘1’. Por tanto el modo de memoria del latch (Qn=Qn-1) corresponde en este caso con las dos entradas a ‘1’. Si la entrada S' se lleva a nivel bajo ‘0’ la salida Q se pone a ‘1’ (SET) y si la entrada R' se lleva a nivel bajo ‘0’ la salida Q será ‘0’ (RESET). De ahí que a este latch se le dé el nombre de latch con entrada activa a nivel bajo.

2.2. FLIP FLOP

El flip-flop 

es un circuito lógico biestable, es decir posee dos estados estables,

denominados SET (‘1’ o activación) y RESET (‘0’ o desactivación), en los cuales se puede mantener indefinidamente, lo que permite el almacenamiento de un bit. Los flip-flops se implementan con puertas lógicas y son los bloques básicos de construcción de contadores, registros y otros circuitos de control secuencial. También se emplean en ciertos tipos de memorias.

Un registro se forma combinando varios flip-flops de manera que se puedan almacenar

grupos de bits. Por ejemplo un registro de 8 bits se construye a partir de 8 flip-flops. Además de almacenar bits los registros se pueden emplear para desplazar los bits de una posición a otra dentro del propio registro o fuera del mismo. Estos dispositivos reciben el nombre de registros de desplazamiento y los veremos en secciones posteriores.

Los flip-flops son dispositivos síncronos. El término síncrono significa que la salida cambia de estado únicamente en un instante específico de una entrada de disparo (reloj), es decir, los cambios en la salida se producen sincronizadamente con el reloj. Podemos encontrar dos tipos de flip-flops: 1. Los que son disparados por el flanco de subida de la señal de reloj. 2. Los que son disparados por el flanco de bajada de la señal de reloj.

A. FLIP-FLOP S-R DISPARADO CON FLANCO

Se asemeja al latch R-S excepto en que el circuito sólo responde a sus entradas en el flanco ascendente o descendente de la señal de reloj. Los símbolos gráficos  se asemejan a los de los latches con entrada de habilitación, excepto en que esta última entrada se reemplaza por una entrada de reloj. 

B. FLIP-FLOP D DISPARADO POR FLANCO

Su comportamiento es similar al del latch D descrito con anterioridad, la salida del flipflop tipo D se igualará a la entrada en el instante en el que se produzca el flanco ascendente o descendente (según el tipo de flip-flop) de la señal de reloj (CLK). 

C. FLIP-FLOP J-K DISPARADO POR FLANCO

El flip-flop J-K se comporta como el flip-flop R-S a excepción de que resuelve el problema de tener una salida indeterminada cuando las entradas se encuentran activas a la vez. La entrada J es la equivalente a la entrada S de un flip-flop R-S y la entrada K, al equivalente a la entrada R. En este dispositivo cuando las dos entradas se colocan a nivel alto la salida cambia al estado opuesto al que se encontraba. A este modo de funcionamiento se le denomina modo de basculación. 

D. FLIP-FLOP T

Existe otro tipo de flip-flop con una única entrada (T). El comportamiento de un flip-flop tipo T es equivalente al de un flip-flop tipo J-K con sus entradas J y K unidas. De este modo, si la entrada T presenta un nivel bajo ‘0’ el dispositivo está en su modo de memoria, y si al entrada T se encuentra a nivel alto ‘1’ el dispositivo cambia de estado, es decir la salida bascula. 

E. FLIP-FLOP MAESTRO/ESCLAVO

En muchos sistemas digitales es necesario sincronizar el funcionamiento de un gran número de circuitos con una sola señal de reloj. En la figura se muestra un ejemplo en el que la salida de un flip-flop se une a la entrada de otro y se sincronizan ambos con la misma señal de reloj.

Para analizar el comportamiento del circuito supondremos que inicialmente la salida de los dos flip-flops están a ‘0’. Si aplicamos al primer flip-flop un nivel alto en la entrada J y un nivel bajo en la entrada K y al segundo flip-flop la salida de primero y un nivel bajo en su entrada K observamos en las formas de onda que el funcionamiento del circuito es incierto. Si el segundo flip-flop responde con rapidez a la señal de reloj, quizá responda antes de que cambie el primer dispositivo, en este caso verá un ‘0’ a la entrada y la salida no cambiará. Sin embargo, si la respuesta del segundo flip-flop es lenta, el primer dispositivo habrá tenido tiempo de cambiar y el segundo flip-flop verá un ‘1’ en su entrada, con lo que pondrá a ‘1’ su salida. 

El circuito representa dos biestables S-R con entrada de habilitación conectados en serie, en los que la entrada de reloj se usa para habilitar cada uno.

Cuando la señal de entrada de reloj pasa a nivel alto, se habilita el maestro y se deshabilita el esclavo. El maestro se comporta como un latch con entrada de habilitación R-S , y el esclavo como no está habilitado continua en su estado previo, las salidas no cambian. Cuando el reloj se hace ‘0’, el maestro se deshabilita y mantiene su estado previo. El esclavo está ahora habilitado y responde a sus entradas. Como la salida Q’ del maestro está conectada a la entrada S’ del esclavo y la salida Q' del maestro está conectada a la entrada R’ del esclavo, este siempre verá un ‘1’ en una entrada y un ‘0’ en la otra. Si la salida Q del maestro es ‘1’, el esclavo estará en el estado SET y si es ‘0’, estará en el estado RESET. Por tanto, cuando el esclavo está habilitado toma el estado de salida del maestro.

3. VIDEO:
En este video se muestra las experiencia del laboratorio:

• Latch NOR y NAND
• Flip Flop JK
• Contador de 0 a 9 con Flip Flop JK
• Contador de forma regresiva de 9 a 0

4. OBSERVACIONES

• Debemos de verificar que los materiales que vamos a usar para el laboratorio estén en buenas condiciones para resultados eficaces.

• Tenemos que usar el código correcto para los Flip Flop Jk ya que si usamos el código incorrecto nos mandara respuesta diferente.

• Conectar adecuadamente las entradas con las salidas para que funcione correctamente.

5. CONCLUSIONES

• Se implementó los circuitos monoestables experimentando su funcionamiento de este.

• Se logró experimentar circuitos múltiples de contadores con Flip Flop Jk comprobando su correcto funcionamiento.

• Se utilizó un simulador antes de armar el circuito para comprobar el comportamiento de los mismos.

6. FOTO GRUPAL:
En esta foto se prueba que todos los integrantes del grupo estuvieron persentes en el laboratorio